Wie Digitallogik Arbeit Riegel
Digitallogik Überblick
Digitale Logik, die Bausteine der alle modernen Elektronik, stützt sich auf die Funktion der einzelnen elektronischen Schaltern (Transistoren) wird entweder ein ein- oder ausschalten Zustand. Diese Schalter werden in Logik-Gatter zusammengefasst, die nach bekannten Regeln funktionieren.
Logik-Staaten sind in der Regel genannt entweder hoch (logisch 1) oder niedrig (logisch 0), entspricht der beiden Staaten über einen Schalter (ON und OFF).
Tore zählen die häufigsten Logik noch Tore, (Not OR), die ein Logikausgang werden niedrige Zustand für alle Eingangsbedingungen außer wenn beide Eingaben Logik niedrig sind. Zwei niedrige Logikeingänge auf ein NOR-Gatter generieren einen hohen Logikausgang.
Riegel-Betrieb
Digitale Schlösser (allgemein bekannt als Flip Flops) gehören zu den am häufigsten verwendeten Bausteine der modernen Elektronik und ein moderner Mikroprozessor möglicherweise Millionen dieser Geräte.
Die einfachste Art der Flip-flop bekannt als der Satz/zurücksetzen (SR) Typ. Es ist im Wesentlichen ein 1-Bit-Speicher. Es gibt zahlreiche andere Arten von Flip-flop, Verzögerung (D), SR (JK) umschalten und Umschalten (T) enthalten. Es gibt viele andere Variationen.
Flip Flops sind für eine Vielzahl von Verwendungen am häufigsten an ein bestimmtes Bit Daten zu erinnern, während der Rest der Schaltung eine andere Aufgabe ausführt.
Theorie und Bau
Einem SR-Flipflop verfügt über zwei Eingänge, festgelegt und sowie zwei Ausgänge Q und Q_BAR ZURÜCKGESETZT. Q_BAR ist immer im gegenüberliegenden Logik Zustand von Q.
Der typische Vorgang beinhaltet beide Eingaben in einem niedrigen Zustand gehalten wird, und dann ein Impuls auf den SET-Eingang angewendet. Dadurch wird das Q Ausgang gehen auf einen hohen Status und bleiben auf diese Weise nach dem Ende des Pulses. Umgekehrt, wenn beide Eingänge niedrig gehalten sind und ein Impuls auf den RESET-Eingang angewendet wird, die Q-Ausgabe ein low-Zustand gehen an.
Um es anders zu beschreiben, wird ein Impuls an vorderster SET Q-Ausgang in einen hohen Logik-Zustand versetzt. Die Q-Ausgabe wird im Logik hohe Zustand verbleiben, bis die RESET-Linie einen Impuls erhält. Dieser RESET Puls legen die Q-Ausgabe in ein Logik-low-Zustand, bis der nächste SET Puls ankommt.
Die Q-Ausgabe "flip-flop wird" wie abwechselnde SET und RESET Pulse angewendet werden, damit dem Gerät seinen traditionellen Namen verdienen.
Theorie und Bau
SR Mit3nach-Flop wird aus zwei NOR-Gatter konstruiert. Die Zeile SET und RESET sind eine Eingabe zu jedem der NOR-Gates während die zweite Eingabe ist die Ausgabe des anderen NOR-Gatters.
Wenn ein hoher Logikpegel auf den SET-Eingang vorhanden ist, geht die Ausgabe des ersten NOR Gatters an ein niedriger Logikpegel, da eine hohe staatliche NOR'ed mit etwas immer eine geringe State Ausgang führt. Diese low-Signal wird an den Eingang des zweiten NOR-Gatters zugeführt wo es bewirkt, dass die Ausgabe dieses NOR-Gatter zu einem hohen Zustand gehen. Diese hohen Pegel ausgeben, wenn zurück zur Eingabe des ersten NOR Gatters effektiv gefüttert sperrt das Tor in eine low-Output.
Die Q-Ausgabe ist jetzt in einem hohen Zustand, und der Flip Flop ist jetzt in einem Modus, wo nur ein hoch auf die zweite NOR Eingang, Tor (der RESET-Eingang) eine Änderung bewirken kann.
Eine hohe Eingabe an den RESET-Eingang wird nun den vorhergehenden Vorgang verursacht die Q Ausgang zu niedrig gehen rückgängig machen.