Theorien der seriellen Teiler

Teiler Funksignale zu verändern und Unterstützung bei der Dekodierung von empfangenen Signale. Teiler führen mathematische Funktionen innerhalb eines Computers logischen Kern. Speicher-Teiler, oft in Serie mit eingehenden Signal aus dem Internet angeschlossen bestimmen die Geschwindigkeit der Systemzeit des Computers. Bit serielle Teiler können verwendet werden, Numerik in einem Computer durchführen.

Abteilung-Algorithmen

Laut "Design und Verifikation der Mikroprozessor Systeme für hoher Zusicherung Applications" "Sweeney-Robertson-Tocher (SRT) Abteilung Algorithmus, aufgrund seiner Anfälligkeit für effiziente Hardware-Implementierung ist allgegenwärtig in zeitgenössischen Mikroprozessor-Designs." Der SRT-Algorithmus interpretiert seine Parameter als Brüche um die Teilung durchzuführen. Division durch die SRT-Algorithmus verweist eine Look-up-Tabelle, um die resultierende Antwort bestimmen. Die Berechnungen für diesen Algorithmus werden durch die Arithmetik Logic Unit durchgeführt, die einen Teiler in eine serielle Implementierung enthält.

Speicher-Teiler

Speicher-Teiler verwenden die Häufigkeit eines Computernetzwerks die Taktfrequenz bestimmt. Laut "Embedded Systems Design mithilfe des Mikroprozessors Rabbit 3000" von Kamal Hyder "mögliche Teiler können mit den folgenden Formeln berechnet werden: Teiler = Uhr / (32 X Baud) – 1 und Baud = Uhr / (32 x (Teiler + 1))." Mikroprozessoren können ihre Taktfrequenz durch Umprogrammierung der Teiler oder verweisen auf eine andere betriebliche Frequenz ändern.

Wellenform-Generatoren

Wellenform-Generatoren erstellen elektrische Signale an die gewählte Frequenz und Ausgangsspannung Muster. Wellenformen entstehen in einem seriellen Muster mit Spitzen zu bestimmten Zeiten. Signalgeneratoren verwenden unterteilt Speicher, um eine Vielzahl von Wellenformen erstellen. Nach "Grundlagen der elektronischen Prüfung für Digital, Speicher und Mixed-Signal-VLSI-Schaltungen" bietet"die Uhr von einem Teiler zu einem anderen wechseln ein Phase-kontinuierliche Frequency Shift (FSK) Signal eingegeben."

Drahtlose Kommunikation

Teiler konvertieren eine Eingangsfrequenz in eine niedrigere Frequenz dividiert durch einen angegebenen Ganzzahl N. Das geteilte Signal in seiner niedriger Frequenz wird an der Ausgangs-Port gesendet. Programmierbare Teiler können mit einer Vielzahl der Division von Ganzzahlen programmiert werden. "Produktion Testen der RF und System-on-a-Chip-Geräte für die drahtlose Kommunikation", sagt, "Für drahtlose Kommunikationssysteme, eine Obergrenze von 30.000 auf N aufgrund der Einführung des übermäßigen Phasenrauschen befindet." Phasenrauschen resultiert aus der schnellen Phase ändern, Erstellen von Interferenzen mit der Signalausgang.

Mikroschaltung testen

Very Large Scale Integration (VLSI) Schaltungen enthalten viele Schaltungen in hoher Dichte. Die Robustheit und die Fähigkeit der Schaltung funktioniert nach einem einzigen Ausfall oder serielle Ausfälle ist mit Simulatoren getestet. CPU Circuit Test prüft die Funktion und Fehler Berichterstattung über die Speicher-Schaltungen, die ALU, der Multiplikator, der Teiler und logischen Steuergeräten. Erstprüfung wird die Funktion der einzelnen Einheiten in Serie überprüfen, bevor Sie testen Mehrfachfehler. "Grundlagen der elektronischen Test-für Digital, Speicher und Mixed-Signal-VLSI-Schaltungen" sagt, "ein serielle Schuld-Simulator verwendet wiederholt einen True-Wert-Simulator."

Decoder

Drehgeber verändern eine Wellenform codierten Informationen enthalten. Ein Decoder entziffert die Änderungen an der codierten Wellenform die beabsichtigte Botschaft zu bestimmen. Polynom Teiler können als Decodierung Schaltungen verwendet werden.